Verilog - ベクトルの分割

2023年12月6日·35 文字

学習活動 FPGA

著者

icysamon

自らの手で生み出す、アイデアを形にする「ものづくり」が大好きです。

`default_nettype none // Disable implicit nets. Reduces some types of bugs.
module top_module(
    input wire [15:0] in,
    output wire [7:0] out_hi,
    output wire [7:0] out_lo );

    assign out_hi = in[15:8];
    assign out_lo = in;

endmodule

↑